태그 : arm 요약보기전체보기목록닫기
- [Arm프로세서] GIC는 왜 배워야 할까?(0)2022.08.16
- [Arm프로세서] GIC(Generic Interrupt Controller) 소개(0)2022.08.05
- [Arm] ASR(Arithmetic Shift Right) 명령어(0)2022.08.05
- [Arm프로세서] 인터럽트 콘트롤러의 기본 구조(0)2022.08.04
- [Arm프로세서] GIC: 인터럽트 콘트롤러가 필요한 이유(0)2022.08.03
- [Arm프로세서] 캐시: 캐시 관련 어셈블리 명령어(0)2022.07.22
- [Arm프로세서] 캐시: 캐시 관련 용어 알아보기(Arm 아키텍처 관점)(0)2022.07.22
- [Arm프로세서] 캐시: 캐시와 관련된 시스템 레지스터 - CCSIDR_EL1 (0)2022.07.16
- [Arm프로세서] 캐시: 캐시와 관련된 시스템 레지스터 - CLIDR_EL1(0)2022.07.16
- [Arm프로세서] 캐시: 캐시와 관련된 시스템 레지스터 - CTR_EL0(0)2022.07.16
- Arm: GIC
- 2022/08/16 10:00
Arm 아키텍처와 관련된 주제로 세미나를 진행하면 참석자들은 다음과 같은 질문을 종종 합니다. ● FIQ는 어떻게 설정할까? ● 시큐어 인터럽트는 어떻게 설정해야 할까?이런 질문에 대해 답하려면 GIC(Generic Interrupt Controller)를 알아야 합니다....
- Arm: GIC
- 2022/08/05 17:42
GIC는 Generic Interrupt Controller의 약자로 Arm 사가 제공하는 IP(Intellectual property)이며 Arm 사가 디자인한 인터럽트 콘트롤러입니다. GIC는 Arm 사가 설계한 인터럽트 콘트롤러인데 SoC 칩을 개발하는 업체는 GIC를 활용할 수도 있고 자신만의 인터럽트 컨트롤러를 구성할 수 있습니다.그런데 64비...
- Arm: Assembly Instruction
- 2022/08/05 11:17
16진수인 0x7fffffff는 이진수로는 아래와 같다.0111 1111 1111 1111 1111 1111 1111 1111 (2진수)2147483647 (10진수) (static int) __boot_cpu_mode = 2147483647 = 0x7FFFFFFF 0x7fffffff를 'LSR 4'로 수행하면;0111 1111 11...
- Arm: GIC
- 2022/08/04 06:39
인터럽트 콘트롤러가 필요한 이유를 알아봤으니 이어서 인터럽트 콘트롤러를 소개합니다. 다음 그림은 인터럽트 콘트롤러의 기본 구조도입니다. 그림 16.1 인터럽트 콘트롤러의 기본 구조그림에서 가장 왼쪽에 있는 USB나 센서, 키보드는 외부 I/O 디바이스를 나타냅니다. 이와 같은 외부 I/O 디바이스에서 인터럽트 신호를 발생하면 인터럽트 콘트롤러가...
- Arm: GIC
- 2022/08/03 15:28
인터럽트 콘트롤러가 필요한 이유는 무엇일까요? 컴퓨터는 다음과 같이 구성돼 있기 때문입니다. ● CPU ● 메모리 ● I/O 장치마이크로 프로세서는 CPU와 메모리를 깊이 있게 다룹니다. 그런데 실제 고객이 사용하는 제품은 키보드나...
- 미분류
- 2022/07/22 10:57
캐시를 설정하거나 원하는 방식으로 캐시를 구동하려면 캐시와 연관된 시스템 레지스터만 설정해야 한다고 생각할 수 있습니다. Arm 아키텍처에서는 캐시를 세세하게 동작시킬 수 있는 어셈블리 명령어를 제공합니다.이번에는 캐시를 제어하는 어셈블리 명령어를 알아봅시다.표 17.5 캐시 관련 어셈블리 명령어시스템을 초기화할 때 캐시를 원하는 방식으로 설정해야 성능...
- Arm: Cache and Barrier
- 2022/07/22 10:56
Arm 아키텍처는 캐시를 제어하는 명령어를 제공하는데, 명령어의 동작 원리를 제대로 파악하려면 Arm 아키텍처에서 정의된 캐시의 동작과 관련된 용어를 알아야 합니다. 먼저 캐시와 관련된 용어를 소개하고 캐시를 제어하는 명령어를 소개합니다.실전 개발에서 캐시의 동작을 설명할 때 '캐시 플러시(Cache Flush)'란 용어를 많이 씁니다. 일반적으로 캐시...
- Arm: Cache and Barrier
- 2022/07/16 15:10
CCSIDR_EL1은 Current Cache Size ID Register의 약자로 현재 설정된 캐시의 전반적인 정보를 알려주는 레지스터입니다. 다음 그림은 CCSIDR_EL1 레지스터의 비트 맵을 나타냅니다. 그림 17.14 CCSIDR_EL1 레지스터의 비트 맵CCSIDR_EL1 레지스터를 구성하는 비트 맵을...
- Arm: Cache and Barrier
- 2022/07/16 15:08
CLIDR_EL1는 Cache Level ID Register의 약자로 캐시의 타입과 각각 캐시 레벨에서 구현 방식을 설정할 수 있는 레지스터입니다. CLIDR_EL1 레지스터를 통해 최상위 통합 캐시 레벨과 최상위 캐시 일관성 레벨을 알 수 있습니다.다음 그림에서 CLIDR_EL1 레지스터의 비트 맵을 확인할 수 있습니다. 그림 17.13 C...
- Arm: Cache and Barrier
- 2022/07/16 15:06
CTR_EL0은 Cache Type Register의 약자로 캐시 아키텍처의 정보를 제공하는 레지스터입니다.일반적으로 시스템이 부팅하는 과정에서 CTR_EL0 레지스터를 설정합니다.다음 그림은 CTR_EL0 레지스터의 비트 맵입니다. 그림 17.12 CTR_EL0 레지스터의 비트 맵CTR_EL0 레지스터를 구성하는 비트 맵을 살펴보겠습니다.Im...
최근 덧글