[Arm프로세서] GIC: GICR_ICFGR0 레지스터

GICR_ICFGR0는 'Interrupt Configuration Register 0' 약자입니다. GICR_ICFGR0 레지스터를 통해 지정된 SGI 인터럽트를 에지 트리거(edge-triggered) 혹은 레벨 센시티브(level-sensitive)으로 설정할 수 있습니다. 

SGI의 인터럽트 아이디(INTID)의 범위는 0~15이므로 GICR_ICFGR0 레지스터의 2개 비트를 사용해 각각 SGI의 속성을 설정할 수 있습니다.

GICR_ICFGR0 레지스터의 비트 맵

다음 그림을 보면서 GICR_ICFGR0 레지스터의 비트 맵을 알아 봅시다.

그림 16.13 GICR_ICFGR0 레지스터의 비트 맵

GICR_ICFGR0 레지스터는 Int_config<x> 비트 맵으로만 구성돼 있으며, 2개의 비트로 Int_config<x>를 설정합니다. 비트 값에 따라 인터럽트를 다음과 같이 설정합니다.

 0b00: 레벨 센시티브(level-sensitive)

 0b10: 에지 트리거(edge-triggered)

대부분의 경우 SGI는 에지 트리거로 설정합니다.