[Arm프로세서] 캐시(Cache): Arm 프로세서의 캐시 구조

CPU의 캐시를 설계하는 방식은 다양합니다. 이 중에 CPU 아키텍처에서 많이 사용되는 캐시 구조는 크게 다음과 같이 분류할 수 있습니다.

 Direct-Mapped 캐시

 Set-Associative 캐시

 Fully-Associative 캐시

위에서 소개한 캐시 구조 중에 Arm 프로세서의 캐시는 주로 어떤 방식으로 구현돼 있을까요? 바로 Set-Associative 캐시 구조입니다.  

먼저 Set-Associative 캐시 구조의 근간인 Direct-Mapped 캐시 방식을 소개하고 Set-Associative 캐시 구조를 설명합니다. 이어서 Set-Associative 캐시에서 64비트로 구성된 주소로 캐시를 어떤 방식으로 검색하는지 알아 봅시다. 

#Reference Armv8: 캐시(Cache)

캐시 소개

   캐시란 무엇인가  

   메모리 아키텍처에서 캐시란  

   L1 캐시와 L2 캐시란  

       시간적 지역성(temporal locality)  

       공간 지역성(Spatial Locality)  

       알고리즘 지역성(algorithm locality)   

캐시의 기본 동작 원리

   캐시의 검색 방법

       캐시에 접근하기 위해 주소를 분류하는 방식  

       캐시의 구성 요소  

   캐시 lookup 기본 동작 원리

       캐시 히트 동작  

       캐시 미스 동작  

멀티 레벨 캐시   

   캐시의 성능 지표  

   멀티 캐시를 구성하는 원리   

   멀티 캐시 정책  

Arm Cortex 프로세서의 캐시 구조   

   Direct-Mapped 캐시 구조   

   Set-associative 캐시 구조    

   Arm Cortex 프로세서 별 캐시 스팩    

캐시 제어 레지스터

   CTR_EL0 레지스터  

   CLIDR_EL1 레지스터  

   CCSIDR_EL1 레지스터