[Arm프로세서] 멀티 레벨 캐시

캐시의 구조와 기본 동작 원리를 숙지하면 "프로세서 내부에 CPU 근처에 캐시가 하나가 있겠구나"라고 여깁니다. 하지만 Arm 프로세서를 비롯한 대부분 프로세서는 멀티 레벨로 캐시를 구성합니다. Arm 아키텍처 문서를 보면 실제 캐시는 L1 캐시로 혹은 L2 캐시로 구성돼 있다는 사실을 알게 됩니다. 캐시의 동작 원리를 제대로 파악하려면 멀티 레벨 캐시가 어떤 방식으로 구성됐는지 알 필요가 있습니다. 

캐시를 레벨로 구성하는 이유를 알아보고 L1 캐시 L2 캐시에 대해 살펴보겠습니다.

#Reference Armv8: 캐시(Cache)

캐시 소개

   캐시란 무엇인가  

   메모리 아키텍처에서 캐시란  

   L1 캐시와 L2 캐시란  

       시간적 지역성(temporal locality)  

       공간 지역성(Spatial Locality)  

       알고리즘 지역성(algorithm locality)   

캐시의 기본 동작 원리

   캐시의 검색 방법

       캐시에 접근하기 위해 주소를 분류하는 방식  

       캐시의 구성 요소  

   캐시 lookup 기본 동작 원리

       캐시 히트 동작  

       캐시 미스 동작  

멀티 레벨 캐시   

   캐시의 성능 지표  

   멀티 캐시를 구성하는 원리   

   멀티 캐시 정책  

Arm Cortex 프로세서의 캐시 구조   

   Direct-Mapped 캐시 구조   

   Set-associative 캐시 구조    

   Arm Cortex 프로세서 별 캐시 스팩    

캐시 제어 레지스터

   CTR_EL0 레지스터  

   CLIDR_EL1 레지스터  

   CCSIDR_EL1 레지스터